（編輯/呂棟）

1月11日，英特爾在北京發(fā)布了代號為“Sapphire Rapids”的第四代英特爾至強可擴展處理器，代號為“Sapphire Rapids HBM”的英特爾至強CPU Max系列，以及代號為“Ponte Vecchio”的英特爾數(shù)據(jù)中心GPU Max系列。這些處理器和產(chǎn)品均面向服務器和數(shù)據(jù)中心領域。

Sapphire Rapids原定于2021年底發(fā)布，后多次延期，這也給了老對手AMD可乘之機，這兩年AMD不斷“蠶食”英特爾在服務器領域的市場份額。就在兩個月前，AMD推出了臺積電5nm制程、基于Zen 4架構、代號為“Genoa”的第四代EPYC服務器處理器，并稱將提供“無與倫比”的性能。

AMD在服務器領域的市場份額持續(xù)提升

不過，盡管AMD EPYC Genoa系列以單個芯片上最多96個內核保持核心數(shù)量領先，但Sapphire Rapids芯片此次也將內核數(shù)量提高到60個，比之前第三代Ice Lake至強的40個內核的峰值提高了50%。

據(jù)英特爾透露，與前一代相比，第四代英特爾至強可擴展處理器通過內置加速器，可將目標工作負載的平均每瓦性能提升2.9倍，在對工作負載性能影響最小化的情況下，通過優(yōu)化電源模式可為每個CPU節(jié)能高達70瓦，并降低52%到66%的總體擁有成本（TCO）。

很明顯，英特爾這一次也希望借助新品能在AI、云、網(wǎng)絡等高性能計算領域“扳回一城”。

英特爾執(zhí)行副總裁兼數(shù)據(jù)中心與人工智能事業(yè)部總經(jīng)理Sandra Rivera表示：“第四代英特爾至強可擴展處理器和Max系列產(chǎn)品的發(fā)布，對于推動英特爾在數(shù)據(jù)中心領域闊步前行，增強數(shù)據(jù)中心領域的領導地位，以及進一步探索新領域的發(fā)展機會極具意義。”

在發(fā)布會上，來自國內的騰訊云、天翼云、京東云、阿里云、火山引擎等五個英特爾云計算客戶代表分別講述了他們如何通過采用第四代英特爾至強解決大規(guī)模計算挑戰(zhàn)，吉利汽車、浪潮信息與亞信科技亦分享了其如何基于新一代英特爾數(shù)據(jù)中心產(chǎn)品推動產(chǎn)品、技術創(chuàng)新。

國產(chǎn)操作系統(tǒng)領域，統(tǒng)信軟件發(fā)布消息稱，該公司“第一時間”完成針對第四代英特爾至強可擴展處理器的適配升級，“雙方產(chǎn)品將在數(shù)字化建設中，共同發(fā)揮無可替代的作用”。

第四代英特爾至強可擴展處理器

觀察者網(wǎng)注意到，2020年華為曾與英特爾合作，采用第三代英特爾至強可擴展處理器推出服務器產(chǎn)品，但在此次發(fā)布會上并未見到華為的身影。

值得關注的是，Sapphire Rapids采用Intel 7制程（原10nm制程），單核性能、密度、能耗比均高于上一代，而且該處理器是英特爾首款基于Chiplet（芯粒技術）設計的處理器，擴展了多種加速器引擎，被英特爾稱為“算力神器”。

市場信息顯示，Sapphire Rapids目前已實現(xiàn)出貨，獲得了阿里云、亞馬遜AWS、百度智能云、東軟、谷歌、火山引擎、紅帽、IBM云、騰訊云、微軟Azure、新華三等多家企業(yè)采用。

和英特爾在GPU上有競爭關系的英偉達，也希望與至強新品合作搶占服務器市場。據(jù)英偉達介紹，過去在單純X86架構服務器上訓練一個語言模型要40天的時間，但在搭載英特爾至強CPU及英偉達由8顆H100 GPU構成的DGX H100上訓練同一個語言模型，只要1到2天。

除Sapphire Rapids外，英特爾本次發(fā)布的Ponte Vecchio數(shù)據(jù)中心GPU Max系列同樣采用3D封裝的Chiplet技術，集成超過1000億個晶體管，其中集成的47塊裸片來自不同的代工廠，涵蓋5種以上的差異化工藝節(jié)點，已在谷歌和亞馬遜AWS運營的云計算系統(tǒng)中投入使用。

這也讓Chiplet技術再度引發(fā)關注。

Chiplet概念示意

Chiplet創(chuàng)新了芯片封裝理念。它把原本一體的SoC（System on Chip，系統(tǒng)級芯片）分解為多個芯粒，分開制備出這些芯粒后，再將它們互聯(lián)封裝在一起，形成完整的復雜功能芯片。

這其中，芯粒可以采用不同的工藝進行分離制造，例如對于CPU、GPU等工藝提升敏感的模塊，采用昂貴的先進制程生產(chǎn)；而對于工藝提升不敏感的模塊，采用成熟制程制造。

同時，芯粒相比于SoC面積更小，可以大幅提高芯片的良率、提升晶圓面積利用率，進一步降低制造成本。此外，模塊化的芯?？梢詼p少重復設計和驗證環(huán)節(jié)，降低芯片的設計復雜度和研發(fā)成本，加快產(chǎn)品的迭代速度。Chiplet被驗證可以有效降低制造成本，已成為頭部廠商和投資界關注的熱點。

據(jù)Omdia數(shù)據(jù)顯示，到2024年，預計Chiplet市場規(guī)模將達58億美元，2035年Chiplet的市場規(guī)模將超過570億美元，增長態(tài)勢十分迅猛。

但是，Chiplet要大規(guī)模落地，得突破兩大重要關卡：先進封裝技術，以及互聯(lián)標準的統(tǒng)一。

在互聯(lián)標準方面，去年3月，英特爾、臺積電、三星、ARM等十家全球領先的芯片廠商共同成立UCIe聯(lián)盟，目前聯(lián)盟成員已有超過80家企業(yè)。同年12月，中國發(fā)布了首個原生Chiplet技術標準《小芯片接口總線技術要求》。這些動作將Chiplet技術的熱度不斷推高，全球越來越多的企業(yè)也開始研發(fā)Chiplet相關產(chǎn)品。

今年1月6日，在2023年美國消費電子展（CES）上，AMD發(fā)布了首款數(shù)據(jù)中心/HPC級的APU（加速處理器）“Instinct MI300”。AMD總裁蘇姿豐稱其是“AMD迄今為止最大、最復雜的芯片”，共集成1460億個晶體管，而這款APU采用的就是當下火熱的Chiplet（芯粒）技術，在4塊6nm芯片上，堆疊了9塊5nm的計算芯片，以及8顆共128GB的HBM3顯存芯片。

在半導體產(chǎn)業(yè)鏈中，封裝測試是中國為數(shù)不多處于世界前列的技術環(huán)節(jié)。在此背景下，Chiplet技術也是中國半導體產(chǎn)業(yè)重點發(fā)展的賽道之一，阿里巴巴、芯原股份、芯耀輝、芯和半導體、芯動科技、芯云凌、長鑫存儲、長電科技、芯來科技、通富微電等企業(yè)陸續(xù)加入UCIe芯片聯(lián)盟中。

1月5日，長電科技宣布，XDFOI Chiplet高密度多維異構集成系列工藝已按計劃進入穩(wěn)定量產(chǎn)階段，同步實現(xiàn)國際客戶4nm節(jié)點多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500mm2的系統(tǒng)級封裝。

通富微電也具備了Chiplet量產(chǎn)能力。該公司指出，在先進封裝方面，通富微電掌握Chiplet工藝技術，具備Chiplet芯片產(chǎn)品的封裝檢測能力，已大規(guī)模生產(chǎn)Chiplet產(chǎn)品，同時可以為客戶提供晶圓級和基板級Chiplet封測解決方案，并且已為AMD大規(guī)模量產(chǎn)Chiplet產(chǎn)品。

日前，阿里達摩院發(fā)布的2023十大科技趨勢提到，Chiplet的技術核心在于實現(xiàn)芯粒間的高速互聯(lián)。SoC分解為芯粒使得封裝難度陡增，如何保障互聯(lián)封裝時芯粒連接工藝的可靠性、普適性，實現(xiàn)芯粒間數(shù)據(jù)傳輸?shù)拇髱?、低延遲，是Chiplet技術研發(fā)的關鍵。此外，芯粒之間的互聯(lián)特別是2.5D、3D先進封裝會帶來電磁干擾、信號干擾、散熱、應力等諸多復雜物理問題，這需要在芯片設計時就將其納入考慮，并對EDA工具提出全新的要求。

“面向后摩爾時代，Chiplet可能將是突破現(xiàn)有困境最現(xiàn)實的技術路徑。Chiplet可以降低對先進工藝制程的依賴，實現(xiàn)與先進工藝相接近的性能，成為半導體產(chǎn)業(yè)發(fā)展重點。從成本、良率平衡的角度出發(fā)，2D、2.5D和3D封裝會長期并存；同構和異構的多芯粒封裝會長期并存；不同的先進封裝和工藝會被混合使用。Chiplet有望重構芯片研發(fā)流程，從制造到封測，從EDA到設計，全方位影響芯片產(chǎn)業(yè)格局?！边_摩院報告表示。

本文系觀察者網(wǎng)獨家稿件，未經(jīng)授權，不得轉載。